## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-304108

(43)Date of publication of application: 16.11.1993

(51)Int.CI.

H01L 21/28

H01L 29/784

(21)Application number: 04-131834

(71)Applicant : SONY CORP

(22)Date of filing:

24.04.1992


(72)Inventor: MIYAMOTO TAKAAKI

# (54) SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

#### (57) Abstract:

PURPOSE: To fabricate a semiconductor device having such structure as an insulating region is provided on a substrate and a metal silicide having high melting point is formed on the substrate wherein crystal defect is suppressed in the substrate and thereby leak current due to crystal defect is also suppressed.

CONSTITUTION: The semiconductor device has a substrate on which insulating regions and a metal silicide having high melting point are formed, wherein the metal silicide having high melting point is formed while being spaced apart from at least one insulating region. The method for fabricating the semiconductor device comprises a step for forming a silicide block part 7 on the periphery of at leant one of insulating regions 2, 32, and a step for subsequently forming a metal silicide 42 having high melting point.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

[일본장계약이중보 평0/304103로 어떤 Andia

(19)日本田特計庁 (JP) (12) 公開特許公報(A)

经金额公路出货件(11)

特開平5-304108

(43)公開日 平成5年(1983)11月16日

(51) Int.CL\*

数原配号 庁内配理から

7377—4M

技術表示關于

HOIL 21/28 29/784 301 T 7798-IM

HOIL. 29/78

301 8

審査数次 未算水 請求項の数8(全 6 頁)

(81) 出版母号

(22)出城日

特级平4-131834

平成4年(1992)4月24日

(71)HISEA 000902185

FI

ソニー株式会社

· 東京都島川区北島川8丁目7番35号

(72)発明者 宮本 <del>享草</del> 東京都島川区北島川8丁目7種35号 ソニ

一株式会社内


(74)代理人 弁理士 药月 李


(54) 【発明の名称】 半導体装置及び半導体装置の製造方法

(修正有) (57)【薨约】

(57) 【製肉】 (修止句) 【目的】 益板上に総縁領域を有するとともに、 苗板上 に高融水金属シリサイドを形成した半導体装置につい て、 登板の結晶水解発生を修理し、 これが原因となるリ ーク電流等の銀球をはかることができる半端体装置の構 造を提供し、またその製造方法を提供する。 【構成】 益板上に抵孕領域と含拠点金属シリサイド

(特成) 基拠上に協議報告と高程息金属シリザイトを形成した半端体装置において、高和点金属シリサイトは、 は緑緑域はの少なくともいずれかと離倒して形成した半路体設置、 絶縁領域2、 31、22の少なくともいずれかの周辺にシリサイド形成風止部7を形成し、その役高機点金属シリサイド42を形成する。 基拠上に地縁領域と高級点金属シリサイドを形成した半導体装置の報道方 \*





【特許請求の範囲】 【請求項 1】 益仮上に絶縁領域を召するとともに、 益版 上に高極点金属シリサイドを形成した半端体製造におい

村記高融点金属シリサイドは、村記晩録領域の少なくと もいずれがと超問して形成されることを特徴とする半遠 体装置。

【詩求項 2】参切上に経緯領域を有するとともに、参仮 上に高融点金属シリサイドを形成した半導体装置の製造

方法において、 絶縁前域の少なくともいすわかの風辺にシリサイド形成 組止部を形成し、 その後高麗空金属シリサイドを形成す ることを特数とする半媒体装置の設治方法。

「日本項 3] 南記海路を金属シリサイドは、基板上に形成したシリコン化合物販上に金属鉄を形成して処理することにより形成することを特徴とする語求項 2 に記載の 半些体装置 03035方法。

#### (発明の詳細な説明)

[0.0 0.1] 【産業上の利用分野」本発明は、半塩体装置及び半塩体 装置の製造方法に関する。本発明は、しょらその他のも

極平準体装置について利用することができる。

【従来の技術】従来より平導体基置は、一般に、参板上 に絶縁領域を有する構造をとっている。例えば、図さに 示す半端体験虚は、シリコン登板1上に、ポリツリコン 等からゲートのが形成され、またシリコン数板1に不純 物鉱級保証であるソース61及びドレイン82が形成されて、素子が接成されているが、このような素子間を分離するために、LOCOSと称される素子分離領域として するために、LOCOSと称される東子が成れてきないの経経領域2か形成されている。かつ、図らの例では、 低治度不純物鉱鉄領域を形成していわゆるLDD構造を とるため、ゲート5の個壁にサイドウォールとしての絶 緑領域31、2が形成されている。このように、何らかの 形で基振1上に発展領域(図3の2, 31, 22等)が形成 されるのが通常である。

【COOS】 ところがこのように整仮上に絶縁領粒が形成される構造には、いくつかの阿珥点がある。まず、図4に示すように、朱子分数のためのLOCOSである絶 経領域2については、この領域2の形成の際、この領域 2の場割にどうしてもストレスがかかり、基版1に結晶 欠陥が生じる(国 4中、かかる結晶欠陥を投ぎ的に符号 1~で示す)。この結晶欠陥は、リークの発生をもたら

【0004】一方近年、基板上に高融点金属シリサイド 限を形成する1技術が注目されている。特に、LS 1 その 意集後化に伴い、ソースノドレイン領域の寄生域食やコ ンタクト結抗を低速させる方法の一つとしてゲート電径 及びソースノドレイン領域上に高度点金属を堆積させ、 独処理等により下地ゲード電極及びソースノドレイン領

岐部のS!と高融点金属を反応させ、自己整合的にゲー トを低及びソース/ドレイン領域上に高融点金属シリサイドを成長させるサリサイド(SALICIDE:Self-Aligned silloide)技術が注目されており、中でもチタンシリサ イド(Tisi2)が高融点金属シリサイド中、最も低 し抵抗率(15μの-cm)を有し、自然酸化與を理元する 能力があるため、チタンシリサイドを利用したチタンサ リサイド技術が注目されている。しかしこの資融点金属 シリサイド形成技術を適用すると、上記した問題は、+ 尼亜要になる。

【0005】即ち、図4に示すように基板1上にチタンシリサイド等の高級点金属シリサイドもを形成すると、このシリサイドを作ることによってもストレスが発生し、このときのストレスによって上述した基板1の結晶欠陥1の列生が更に動気される。

ストは180万年とから、大のよう女育泉もある。 LSIの高 集核化に伴い、拡散層の接合深さはより浅くなる傾向に ある。上記チタンサリサイド技術に代表される解散点金 図シリサイド形成技術では、一般に、チタン等と下地ソ 無ソリサイトを取収をでは、一域に、ナタンサミと「地グ ースノドレイン拡散を損煙の8」との国相反応にてチタンシリサイドを形成するため、拡散反が美い場合、高融 点金屋シリサイド(チタンシリサイド等)の成長が、よ リソースノドレイン拡散層と6」若板間の按合に近づい ていく。この結果、高級点金屋シリサイド成長時のスト レス変化により、この接合部分近傍の8」若様1に結晶 欠陥が入り、よって回4の符号16で示す部分に欠陥が 集中し、この接合部分にてリーク電池が増大する欠点が あ ろくこれについては、プレスジャーナル付seniconduc

tor Norld \* 81年12月号の 204頁を参野 \* 【0007】 なお、上記ストレス変化は、チタンシリサイドについて言えば、その点長時に600~700℃の 熱処理によりチタンシリサイド結晶が準 安定なり49様 造から安定なで54株造に独変化するときに生するスト レス変化であるで、914年の物学会子供果 727頁章

【0008】河頭となる上記結晶欠陥に基づくり・ 流は、上述したように、もともとSI英坂中に結晶欠陥 が多く、かつチタンシリサイド等の成長が拡散層と基板 闘銃会に最も近づき思い絶縁領域、即ち余子分離領域 (LOCOS)やLDDサイドウォール等の路縁領域の 周辺部にて発生 しやすい

[Pnnn]

区・明の目的] 本発明は上記問題点を解決し、夢板上に 絶縁領域を有するとともに、英板上に高熱点金属シリサイドを形成した半導体装置について、夢板の結晶大阪発 生を低減し、これが原因となるリーク電流等の低減をは かることができる半端体装置の構造を提供し、またその 製造方法を提供することを目的とする。

【問題点を解決するための手段】本発明の顕東項 1の発

明は、芽坂上に絶縁領域を有するとともに、苏坂上に高 融点金属シリサイドを形成した半導体装置において、前 記宮融点金属シリサイドは、前記絶路優短の少なくとも いずれかと難聞して形成されることを特徴とする半端体 変置であって、これにより上記目的を读成するものであ

【0011】本業期の諸求項 2の発明は、華坂上に移録 領域を有するとともに、 夢飯上に高融点金属シリサイド を形成した半等体装置の配送方法において、 66級領域の 少なくともいずれかの囲辺にシリサイド形成阻止部を形成し、その後高融点金属シリサイドを形成することを将 或し、その後高融点の配送方法であって、これにより上 記とする半路体装置の配送方法であって、これにより上 記目的名词成するものである。

【8012】本契明の請求項 3の発明は、 解記高融点金 属シリサイドは、 参板上に形成したシリコン化会物限上 に金属限を形成して処理することにより形成することを 特徴とする請求項 2に記載の半導体装置の製造方法であ エフェルドルトを目的を注明するものである。

では、これにより上記目的を達成するものである。 これにより上記目的を達成するものである。 【0018】水発明は、例えばサリサイドプロセスにおいて、シリサイドの成長が放散層/帯域間接合に近づき 尽くかつもともと恭振に欠陥の多し組録がは部分である 乗子分離積値やし口ロサイドウェール周辺部を、悪化シ リコン(8 IN) 瞬を形成してシリサイド形成阻止を してこれにて保護した後、シリサイドを成長させる想様 で実施することができる。

【〇〇14】 少りサイド戦としては、チタンシリサイド (TISI2)、コバルトシリサイド(〇〇812)、 ニッケルシリサイド(NISI2)、タングステンシリ サイド(WSI2)、モリブデンシリサイド(MOSI 2)、白金シリサイド(PtSI2)等を形成すること ができる。

(0015] 本説明の構成について、移記詳述する本発 明の一実施研を示す図1の例示を参照して説明すると、 次のとおりである。

【〇〇17】本類明の半導体装置の製造方法は、図1 (a)~(h)に例示するように、矩線領域2,31,32 の少なくともいずれか(図示例では発酵領域2)の周辺にシリサイド化形成阻止が7を形成し(図1(b))、その後書融点金属シリサイドを形成し(図1(1))、これにより図1(h)に例示のような空域1上に発酵領域2,22を有するとともに、基版1上に高融点金属シリ サイド 4 を形成した半導体機器を持るものである。 【0018】高融点金属シリサイド4は、図1(c)に 例示のように、を仮1上に形成したシリコン化合物関上 81a, 81b(図示例では5102 膜)上に、図1(d) に図示のごとく金属関82(図示例ではTi 膜)を形成し て処理することにより形成して図1(t)に例示のよう にすることは、好ましい態様である。

【0019】このように、シリコン化合物財上に金属联を形成して金属シリサイド既を得る技術は、水出館人において提案をなしたものであり、得られた金属シリサイド既構造は、31 TOX(6ilioidation Through Oxide) 構造と存している。これについては、本出頭人の特質平2-140840号公親や、同2-260030号公親、また、160M90(1990)[EEE)2の LEEE)2の List Inpact on Sub-half Micron MOS Devices 】に詳しにませれた。ス

い記載がある。
【0020】この場合、シリコン化合物製を形成するシリコン化合物としては、この上に金属関を形成して金属シリサイド関を形成し得るものなら任金であり、例えば8102分散などを用いることができる。シリコン化合物関の限序を30~300Aとすると、絶処理等によりシリサイド化が容易なので、好ましい。

【002.1】
【作用】本発明によれば、経経部である例えば東子分離 領域やLDDサイドウォール風辺部にシリサイド成長 級がることが貼がれ、シリサイド成長時のストレスによ 対誘起される整板指盤大幅の発生が低級され、これらが 原因となる鉱散層と基板間の絞合リーク電流の発生等が 低温される。

【Qの22】 【実施例】以下本発明の実施例について図聞を参照して 説明する。但し当然のことであ るが、本発明は実施例に より限定を受けるものではない。

【0023】実施制1 この実施制は、本発明を、満細化・集終化したLS!に ついて具体化したものである。本実施制における半審体 装置の製造力法を、図1(e)~(h)に工程順に示

す。 【0024】本実施例はソースノドレイン領域の寄生が 技能的を重視し、シリサイド形成部を今くするため、絶 銀行域の内表子分離領和周辺部のみら i N联にて保護し ア・2/11世イドジボを限止したものである。

て、シリサイド形成を阻止したものである。 (0025] 本実施例においては、以下に具体的に示す プロセス(1)~(8)に従って、実施した。図1を参 照する。

[0026] (1) S;基領1上に衆子分離領域(LO OOS)を形成する。これが絶縁領域2に該当ずる。ま

たポリシリコンにてゲート領域5を形成する。なお51で ゲート酸化灰を示す。その後、LDD形成イオン注入を 行い、LDDイオン注入領域は1,84を形成し、更に酸化 関本性終させエッチバックして絶縁領域31,22に該当す るLDDサイドウォールをゲート領域5の個金に形成する。 これにより回1(e)の構造を得る。 【0027】(2)奉版会面にプラスマCVD— 8 I N 版を全面成長させた後、レジスト工程により、軽減値域 2である素子分量技料周囲のみちiN映を接し、即ちゲート及びソース/ドレイン領域にでチタンシリサイドを 本長させようとする部分の8 I Nをエッチングして、図 1 (b) に示すように、BI N製によるシリサイド化形 加頭止部7を形成した構造とする。ここで、BI NのC VD条件及びエッチング条件は、下足のとおりとした。 VD系件及びエッチング条件は、下記の (プラズマCVD-GIN联権機条件) 温度:400℃ 压力: 330Pe 使用ガス水: SI H4 / N H9/N2 = 290/17-8 0/100 Oscen (SINエッチング条件) (東州ガス系: CHF3 = 80 sccm 圧力: 6、7 Pe 【0028】 (0) 次にシリコン化合物図81e、81bを 形成する。ここでは、850でのドライ酸化にてゲート、ソースメドレイン領域にてチタンシリサイドを成長 きせようとする部分に5 n m の酸化財 (6 i 02 契)を 形成して、シリコン化合物取81e、81 b とした。これに より図1 (d) の構造とした。この工程の配化条件は次 のとおりであ る のとおりでめる。 酸化条件: 02 流登=10リットル/分、10分間 【0029】(4) 次に六融点金属として、T1を30 nm堆積させる。これにより図1(d)に示すように、 金属限42.(T1既)を形成した構造を得る。T1の堆積 名件は次のとおりとした。 (丁 i 堆積条件) RFバイアス: 90W DC: 500W 圧力: 0. 4Pa 使用ガス系: Arm 40sccm [0030] (5) その後熱処理し、特に650℃で3 O砂図、A r雰囲気中でアニールするRTA(Reold The was Anneal)を行い、金属限総をなすて「と、下地シリコン化合物限81で、81 bのSiとの国相反応にて、TISi×化し、斉融点金属シリサイド41、42 を形成する。シリコン化合物機81を、81 bが反応しなかったあった。シリコン化合物機81を、81 bが反応しなかったあった。 30。 シリュンに自体終わる。 はしからないが、かんからない。 シリサイド形成組止分7である。 い上では、 未反応言及点金屋既は、として未反応すらが残り、図1(e)のような構造となる。 【0031】(5) 残った金屋既は、であるすり、特に、シリサイド組止が7であるら、N戦上の未反応すり

【0039】(4) 次に高融点金属としてT(を30nm堆接きせる。その後、550で、30枚、Aで雰囲気中にてアニールするRTAを行い、高融点金属であるT)と5iの圏相反応にて、T15i×を形成する。 あなり1におけると同様、シリサイド化組止部プである5iN度上の未反応T1をアンモニア過酸化混合液にてエッチングした後、900で、30枚、対象件の域ではでアニールし、30枚、メを形成した四次では、30枚、15i×をストイキメトリ政 T15i×をストイキメトリ政 T15i×をストイキメトリ政 T15i2(d)の保造と属シリサイド41。42を形成した図 (d)の保造と属シリサイド41。42を形成した図 (d)の保造と属シリサイド41。42を形成した図 (d)の保造を高、シリサイド化組上部プである5iN膜半体、の保証がある。10041)具体例として2つの実施例を学びて説明なたが、本語明は、上記を始例の関を適ならずいとの。Nに、数、Mo、P(等を用いても金属に返じた条件で実施して、開陸の効果も得ることができた。10042)。本発明によれば、基切上に必須関係を可してもの効果1、本発明によれば、基切上に必須関係を有しるとどもに、整切上に高融ム金属ツリサイドを形成した。

た半路体験圏であって、夢仮の枯島欠陥発生を修済し、 これが原因となるリーク破滅等の修済を実現した平等体 装置を提供でき、また、そのような半学体装置の製造方 法を提供することができる。

図面の検単な説明
「図面の検単な説明」
「図 1 実施例 1 の工程を別に断面図で示すものである。
「図 2 ] 実施例 2 の工程を別に断面図で示すものである。
「図 3 ] 従来技術を示す断面図である。
「図 3 ] 従来技術の問題点を示す断面図である。
「内 5 の歌明」
1 基板
2 乾燥頻塔 (本子分離鏡柱)
91、2 結解鏡柱 (上ロロサイドウォール)
41、42 底離点金属シリサイド(T I S 1 2 )
61、82 ソースノドレイン領柱
7、11、72 シリサイドの組上部
81 は、31 も ジリコン化合物製(S i O 2 映)
82 金属駅(イ | 製)
し 高離点金属シリサイドが発酵調道から舞蹈して形成される影響

